12 月 22 日音讯，我国科学技能大学今天宣告在量子纠错范畴到达要害里程碑，教授潘建伟、朱晓波、彭承志和陈福升副教授等，根据超导量子处理器“祖冲之 3.2 号”在码距为 7 的外表码上完成了低于纠错阈值的量子纠错，演示了逻辑过错率随码距添加而显着下降。

  这一作用使得我国到达了“低于阈值，越纠越对”的要害里程碑，一起也拓荒了一条较美国谷歌公司更高效的“全微波控制”新途径，为未来大规划容错量子核算奠定要害技能根底。12 月 22 日，该作用以封面论文和“修改引荐”的方法发表于世界物理学威望学术期刊《物理谈论快报》，美国物理学会《物理》栏目进行专题报道。

  IT之家从文章得悉，完成容错通用量子核算机的必要条件是经过量子纠错按捺量子比特的过错率以满意大规划集成的要求。外表码是现在最老练的量子纠错计划之一。经过外表码将多个物理量子比特编码成一个逻辑量子比特，原理上跟着物理比特数目（即码距）的添加，逻辑比特的过错率能不断下降。

  但是，量子纠错需求引进很多额定的量子比特和量子门操作，导致更多的噪声源和过错通道。假如物理量子比特的原始过错率过高，增大纠错码距带来的额定过错反而会吞没纠错带来的收益，导致“越纠越错”。在一切过错类型中，“走漏过错”尤为丧命 —— 量子比特会脱离预订的核算能级，进入无法经过外表码直接纠正的无效状况。跟着体系规划的扩展，走漏过错的累积效应将成为阻止纠错功能提高的首要瓶颈。

  因此，全球量子纠错研讨的焦点在于不断下降物理比特的各类过错水平，特别是按捺走漏过错，使体系的全体控制精度打破一个苛刻的“纠错阈值”。只要跨过这一阈值，量子纠错才干发生正向净收益，完成“越纠越对”的抱负作用。完成“低于阈值”的量子纠错，因此成为衡量量子核算体系能否从试验室原型走向实用化的要害分水岭。

  我国科大超导量子核算研讨团队在世界上较早布局外表码量子纠错研讨。2022 年，研讨团队根据“祖冲之 2 号”超导量子处理器首先完成了码距为 3 的外表码逻辑量子比特，初次验证了外表码计划的可行性。2023 年，谷歌完成了码距为 5 的外表码纠错。受限于其时较高的物理量子比特各类过错水平，以上作业都未能线 月，谷歌团队使用其“垂柳”处理器，开发了一种根据直流脉冲的量子态走漏按捺办法，在码距为 7 的外表码上完成了低于阈值的逻辑比特。但是，该技能道路对量子处理器的芯片架构（如比特间衔接方法）施加了较多束缚。一起，跟着量子比特数扩展，这种计划在极低温环境下需求杂乱的布线，硬件资源开支极大。

  2025 年末，我国科大团队根据 107 比特“祖冲之 3.2 号”量子处理器，提出并成功实践了一种全新的“全微波量子态走漏按捺架构”。在“祖冲之 3.2 号”处理器自身具有的高精度单双比特门操作、长相干时刻等优异功能根底上，研讨团队结合全微波量子态走漏按捺架构，完成了码距为 7 的外表码逻辑比特。

  试验成果为，逻辑过错率随码距添加显着下降，过错按捺因子到达 1.4，证明了体系已作业在纠错阈值之下，成功到达了“越纠越对”的方针。一起，全微波量子态走漏按捺架构具有天然的频分复用特性，在硬件功率和扩展性上较谷歌的技能道路具有十分显着优势，为未来构建百万比特级量子核算机供给了一种更具优势的解决计划。

  图 1. 左：跟着码距增从 3（ 橙色框内比特）增大到 5（赤色框内比特）再到 7（一切五颜六色标示比特），右：逻辑过错率指数下降

  审稿人对该作业给予高度评价，以为这是一项“雄心壮志且令人形象十分深入的研讨”（an ambitious and impressive study），并指出该作业“确立了走漏按捺的体系蓝图”（a blueprint for leakage management）。

  该研讨得到国家科技严重专项、国家自然科学基金委员会、我国科学院及安徽省、上海市、山东省、合肥市、济南市等的支撑。